晶体管上的三个点是一样的，但输出端和输入端互换了位置。N型晶体管的功能也不同。在这里，如果对选通电极加以适当的电压，电流将通过;如果没有施加电压，就不会有电流流过晶体管。

　　CMOS电路通过使用成对的N和P型晶体管来工作(那就是CMOS中Complementary项的由来)。到目前为止，CMOS电路在流行微处理器中是最普遍的了，但正如你很快将看到的，那并不意味着它们是没有缺点的。

　　七、了解门电路

　　任何微处理器的基本组成模块就是门电路。门电路是电学上模拟特殊逻辑功能的晶体管的汇集。例如，一个2输入的AND门电路将接收两个输入信号，而只有在两个输入都是1时才输出1。XOR门电路将在两个输入不同时输出1。NOR门电路将在所有输入都是0时输出1。

　　这些门电路的联合被用来实现微处理器中的一切操作，包括像加法器，乘法器等这些功能单元。

　　在这里我们有一个用逻辑门电路实现的一位数加法器。它会把任何两个一位数加起来并输出结果。

　　然而，每个门电路有许多的实现方法，只要门电路的结果独立于实现方法而保持一致就行了。这就像解数学问题;有多种方法来求出答案 - 只是有些可能比其它的更有效率。

　　设计逻辑门电路一个非常流行的方法是使用所谓的静态CMOS。静态CMOS设计是相对容易实现的，并且有大量用于自动化(也就是电脑控制)静态CMOS设计的库可用。静态CMOS设计具有两个问题：

　　静态CMOS电路并不是有可能最快的电路，那就是为什么它们没有被用在Intel的双芯ALU中的原因，在那里高时钟速度是必需的。

　　静态CMOS设计使用了相当多的晶体管。对于每个m输入门电路来说，需要2×m个晶体管(m个PMOS和m个NMOS晶体管)，那对于高输入端门电路(拥有许多输入的门电路)来说，它使得晶体管数量成倍地增加。按照SIMD构架的情况，高输入端门电路是很普通的。

　　让我们来看一个静态CMOS NOR门电路：

　　注意到的第一件事情是，对于我们添加的每一个NMOS晶体管，必有一个互补的PMOS晶体管。于是对NOR门电路的每个附加输入，我们不得不增加两个晶体管 - 一个PMOS和一个NMOS - 因此得到2×m个晶体管。

　　这里有另一个问题 - NOR门电路是不带时钟的。大型的门电路组合被装配好之后通常会放在一个被称为插销的元件后面，它负责计时。一类大型组合就是用于一级管线的所有电路。这对于静态CMOS门电路来说实在不是一个问题，因为它极大地简化了对芯片的时钟发送(因为不必发送时钟信号到每个门电路，只要到插销即可，而一般门电路远比插销多得多)。

　　设计和实现静态CMOS门电路是极其简单的。硬件描述语言(Hardware Description Language，HDL)，“写入”芯片中的编程语言都有常见的静态CMOS库，也就是说芯片设计商可以专注于编写代码来制成芯片，不必手工设计它的电路。但由于成就通常是与困难成正比的，所以静态CMOS设计并不是世界上最快的。像Intel的7.2GHz ALU就不是使用静态CMOS逻辑电路设计的，Cell也不是。