九、追求每个晶体管高性能的CPU蓝图

　　鉴于Cell是以每个晶体管的高性能为衡量标准来设计的，所以它的构架的确有几分在最低晶体管数量下追求最大性能收益的技术蓝图的样子。到现在我们已经检查了Cell构架的许多方面了，让我们来回顾一下那些构架上经过深思熟虑后做出的决定：

　　1. On-Die内存控制器

　　我们已经在Athlon 64上见过这个了，而On-Die内存控制器看来是在最小晶体管花费下改进整体性能的最好方法之一。此外，作为对Cell的内存选择，我们还看到 Rambus的XDR内存的使用，而不是常规的DDR。高频率和高带宽是Cell的强项，而为了实现它，除了采用Rambus的技术之外别无它法。

　　2. SMT

　　On-Die多线程也已经被证明是在最少晶体管作用下提高性能的一个好方法了。对Pentium 4的核心引入Hyper Threading需要不到5%的Die增大，这只是给出一个可度量的概念。至于SMT的性能收益将明显取决于CPU的构架。在Pentium 4的情况下，性能收益在从0 - 20%的范围。在Cell的有序PPE核心的情况下，性能收益可能会更多。不必说，如果实现得好，并且有适当的OS及软件支持的话，那SMT就是一个有意义的特性，而且不会造成晶体管预算紧张。

　　3. 更简单，有序，流程有限的核心 - 但个数很多

　　接下来的这个设计决策比头两个更有争议，完全是因为它与大多数我们熟悉的当前一代桌面微处理器的设计策略背道而驰。通过把PPE和SPE只做成2流程的，每个单独的核心保持了易处理的大小。较狭窄的核心明显牺牲了提高ILP的能力，但这样做可以在单个Die上塞进更多的核心 - Cell设计者们强调为了TLP而牺牲ILP。

　　去掉了额外的逻辑电路和无序核心需要的窗口，进一步帮助减少了晶体管数量，但前提是要确保拥有可靠的编译器，或是有愿意处理更多的构架特征来获得良好性能的开发商。

　　看看Intel对2015年平台的规划，它们谈论的微处理器类型是类似于Cell的产品 - 被更小的核心环绕着的一把强劲的通用核心，其中一些小核心是分化更细的硬件。

　　然而，Intel谈到引入那些类似于Cell的构架的期限离今天还早得很;在规划上，第一个类Cell构架至少要到2009 - 2015年之间才会出现。

　　过去，当Intel主导一次主要的构架转变的时候，总是它们说了算。Cell是规则的一个例外还是它将成为一个超前的构架，这还有待观察。